EIA709.1_Protocol_Stack_Summary 更新　2025.8.1

32BitRISC-V CPUにEIA709.1スタックライブラリーとユーザーアプリをLINKして、CPUに実装できます。RISC-V CPUは低コストで高機能なCPUを採用することで量産化が可能な低コストCPUを選択しました。アプリケーションの開発はCPUメーカーサイトより統合開発環境（IDE）：MounRiverStudio（MRS）(無料)をダウンロードすることでおこなえます。CH32V307WCU6は68PinCPUでユーザー用に30Pin以上を開放しています。STACK709_CH32V側CPUとFree Topology TeChnologyAlgorithm StackFT-STACK_CH32Vとの通信は6MbpsUARTにて接続できます。このインターフェイスを採用することで、汎用CPUとのインターフェイスが容易であるのと、マンチェスター符号化されていないコードでのインターフェイスである為、汎用性を高めています。FT-STACK_CH32VはCH32V305GBU6に実装され、4mm角の小スペースにFree Topology TechnologyAlgorithm Stackを実装することで、量産時の低コストと小スペースを実現しました。

　～　続きはカタログを参照ください　～

EIA709.1_Protocol_Stack_Summary　カタログ(日本語）

EIA709.1_Protocol_Stack_Summary update　2025.8.1

The EIA709.1 stack library and user application can be linked to a 32-bit RISC-V CPU and implemented on the CPU. The RISC-V CPU was selected for its low cost and high functionality, enabling mass production. Application development can be performed by downloading the free integrated development environment (IDE): MountRiverStudio (MRS) from the CPU manufacturer's website. The CH32V307WCU6 is a 68-pin CPU, with over 30 pins open for user use. Communication between the STACK709_CH32V CPU and the Free Topology TeChnologyAlgorithm StackFT-STACK_CH32V is via a 6Mbps UART. This interface allows for easy interfacing with general-purpose CPUs and, since the interface uses non-Manchester-encoded code, enhances versatility. FT-STACK_CH32V is implemented on CH32V305GBU6, and by implementing Free Topology Technology Algorithm Stack in a small 4mm square space, it achieves low cost and a small space during mass production. ~ Please refer to the summary for more details ~

EIA709.1_Protocol_Stack_Summary　(EN）